爱课程

课程介绍

课程目标：基于EDA软件与可编程逻辑器件进行数字系统设计的能力，已成为现代社会高层次电子专业人才的必需技能。本课程的目标是引导学生建立自顶向下的现代数字系统设计理念，从传统搭积木式的自底向上设计转向基于可编程逻辑器件的数字系统设计。课程结束后，学生会基于可编程逻辑器件硬件平台，运用硬件描述语言（VHDL或Verilog）完成数字系统自顶向下的设计，包括性能级-功能级-逻辑级的设计；同时要求学生...

教学单元

第1章数字系统设计概论
第2章 VHDL语言基础
- 02-01
  VHDL程序基本结构、主要构件及VHDL数据类型
- 02-02
  VHDL数据对象与VHDL基本语句
- 02-03
  属性描述语句、其它构件；常见语法问题讨论
- 02-04
  实验1：软件、硬件平台熟悉，验证性实验
第3章组合逻辑模块VHDL建模
- 03-01
  组合逻辑基本模块VHDL建模
- 03-02
  实验2:3-8译码器设计
第4章时序逻辑模块VHDL建模
- 04-01
  时序逻辑基本模块的VHDL建模
- 04-02
  实验3:1Hz分频器设计
第5章同步时序电路设计
- 05-01
  基于ASM图的时序电路设计方法-1
- 05-02
  基于ASM图的时序电路设计方法-2；设计实例讨论
- 05-03
  实验4：交通灯状态机设计
- 05-04
  实验5：按键控制实验
第6章综合与优化
- 06-01
  高层次综合概述
- 06-02
  VHDL的可综合性-1
- 06-03
  VHDL的可综合性-2
- 06-04
  综合与优化设计
第7章仿真与testbench
第8章数字系统设计方法与案例
- 08-01
  数字系统设计方法
- 08-02
  数字系统设计案例分析
- 08-03
  数字系统设计案例讨论
- 08-04
  实验6：交织器解交织器
- 08-05
  实验7：上机测试
第9章讲座1：verilog语言
第10章讲座2：IP核的设计
第11章讲座3：SOPC设计